Analog IC Project

High Speed 2-Stage OP-Amp Comparator

90nm / 180nm NMOS · PMOS Input Pair

조장 전제현

조원 곽대현 · 김규민 · 박재호

Outline

1. Project Overview

2. Summary

3. Theory & Analysis

4. Four Design Cases
   - 90nm nmos Input pair
   - 90nm pmos Input pair
   - 180nm nmos Input pair
   -180nm pmos Input pair

5. Hand Calculation & Simulation

6. Conclusion

Project Introduction

Project Overview

Analog IC 설계 High-Speed 2-Stage OP-Amp Comparator

SS 85°C(Worst) / NN 27°C(Typical) / FF -25°C(Best) 공정 코너에서
Duty Cycle과 Gain 조건을 만족하는 2-Stage Comparator 설계


1 Design Target

- 모든 PVT 조건에서 **40~60%** 이내의 Duty Cycle 확보
- VOUT2에서 Full Swing (**10~90%**)으로 동작
- 모든 PVT 조건에서 Open-Loop Gain **40dB** 이상 확보
- 모든 PVT 조건에 따른 특성 분석

2 Device Size Constraint

- Drive Transistor를 제외한 Length, Width Size 최소 **1 μm** 이상
- 최소 크기 조건을 만족하며 Unit Gain Frequency를 최대한 확보
- 모든 Transistor가 **Saturation** 영역에서 동작

Measurement point



VOUT

Gain, f_{3dB}, f_u, UBP


VOUT2

Duty cycle, swing, f_{max}


Simulation Condition & Design Size

	VDD	VSS	VINP				VINN	Lmin	Lmax	Wmin	Wmax
			DC Voltage	AC Magnitude	Amplitude	Frequency					
90nm / NMOS	1.2V	0V	3/4VDD (0.9V)	1V	0.2V	(변수)	0.9V	100n	1u	700n	6.5u
90nm / PMOS			1/4VDD (0.3V)				0.3V	100n	1u	500n	5u
180nm / NMOS	2V		3/4VDD (1.5V)				1.5V	180 nm	3 um	1.05 um	30 um
180nm / PMOS			1/4VDD (0.5V)				0.5V	180 nm	1 um	400 nm	26 um


Measurement point



Comparator 종류 (N - INPUT / P - INPUT)




N - Input




P - Input

입력 · 출력 범위: NMOS 입력 vs PMOS 입력



Input pair	입력 공통모드 범위 (ICMR)	출력 범위
NMOS 입력	$V_{THN} + V_{ov}1 + Vov5 \sim VDD - \lvert V_{THP}\rvert - Vov3 + V_{THN}$	2단: $V_{ov}7 \sim VDD - Vov6$ → 버퍼 후 0 ~ VDD
PMOS 입력	$V_{THN} + V_{ov}3 - \lvert V_{THP}\rvert \sim VDD - \lvert V_{THP}\rvert - Vov1 - Vov5$	2단: $V_{ov}6 \sim VDD - Vov7$ → 버퍼 후 0 ~ VDD

Input pair	Input range	Output swing range
NMOS 입력	$V_{THN} \sim V_{DD}$	(VSS+ΔV) ~ (VDD-ΔV)
PMOS 입력	0V ~ V_{THP}	



NMOS input pair는 게이트가 소스보다 Vth 이상 높아야 켜지고, PMOS input pair는 Vth 이상 낮아야 켜진다. VDD = 1.2 V(90 nm)처럼 전원이 낮을수록 여유가 줄어 **Vcm을 어디에 두느냐**가 중요하다. (Vov = VGS − VTH, 포화 유지 최소 전압)


입력 · 출력 범위: NMOS 입력 vs PMOS 입력

1 Project Overview

Input Common-Mode Range & Input/Output range


ICMR = CMR

NMOS Input Pair



1. $V_{ICM,min} = V_{GS1} + \Delta V_5 = V_{th,n} + 2\Delta V \approx \frac{1}{4}V_{DD}$
2. $V_{ICM,max} = V_{DD} - \Delta V_3 + V_{th2}$

※ $|-V_{thp}|$ 이지만 편의상 V_{thp} 로 표기



Input pair	ICMR range	Input range	Output range
NMOS	$\approx\frac{1}{4}V_{DD} \sim \approx\frac{3}{4}V_{DD}$	$V_{th,n} \sim V_{DD}$	$V_{SS} + \Delta V \sim V_{DD} - \Delta V$
PMOS	$\approx\frac{1}{4}V_{DD} \sim \approx\frac{3}{4}V_{DD}$	$V_{SS} \sim (V_{DD} - \lvert -V_{th,p}\rvert)$	

설계 조건

항목	설계 조건
Open loop voltage gain	$A_V > 40$ dB
Output Duty Cycle	$40\% \leq D \leq 60\%$
Output Swing	$V_{OUT2_Low} \leq 0.1V_{DD}$, $V_{OUT2_High} \geq 0.9V_{DD}$
DC Operating Point	Comparator 내 모든 TR Saturation 동작 확인

측정 항목

항목	의미
Open loop voltage gain	입력 전압 대비 출력 전압의 이득
3dB frequency	이득이 최대값보다 3 dB 감소하는 주파수
Unity-gain frequency	전압 이득이 1(0 dB)이 되는 주파수
gain-bandwidth product	DC 이득과 3 dB 주파수의 곱
Average current	평균 소비 전류
Duty cycle	한 주기에서 High 상태의 비율
Max Operating frequency	정상 동작 가능한 최대 주파수

Summary

- Process Corner - SS : 85 °C / NN : 27 °C / FF : -25 °C


Design case	Corner	A_V (dB)	f_3dB (MHz)	f_u (GHz)	GBP (GHz)	I_avg (μA)	f_max (GHz)	Duty Cycle (%)
90nm / NMOS	SS	48.95	13.859	2.54	3.893	63.45	1.245	50.55
	NN	46.79	33.708	4.996	7.536	107.12	2.785	45.89
	FF	45.03	76.226	9.732	13.634	176.93	7.085	43.4
90nm / PMOS	SS	40.1532	43.8696	2.01949	4.47564	31.5189	2.535	56.423
	NN	40.8769	72.8466	3.37895	8.07766	45.1295	3.445	51.9407
	FF	40.292	133.303	5.43588	13.8189	63.0605	4.455	49.97301
180nm / NMOS	SS	43.5791	62.9	2.36	9.519	240.5	1.34	43.1089
	NN	51.0161	34.88	2.63	12.429	216.2	1.03	46.1444
	FF	56.9741	22.39	2.94	15.84	192.9	0.749	50.7147
180nm / PMOS	SS	55.3449	18.149	1.20813	10.6449	178.099	0.59	41.1878
	NN	51.385	33.4191	1.80066	12.4249	226.686	0.95	54.0251
	FF	40.1667	65.8783	2.38706	6.73153	318.897	1.13	59.4633


Parameter Table


02 / Summary


Process Conrner별 항목 비교


SS 85 °C NN 27 °C FF −25 °C

















결론

- PMOS 입력쌍은 Cgs가 커서 NMOS 대비 fu 낮음
- 180 → 90nm로 Scale-down시 fmax 증가
- SS → NN → FF로 갈수록 gm 증가 → fu 증가

Fundamental Theory

Comparator 동작 원리

작은 입력 차이를 크게 증폭해서 0 / 1로 판정하는 회로

무엇을 하나

- VINP > VINN → VOUT = VDD (High)
- VINP < VINN → VOUT = 0 (Low)
- 피드백 없이(open-loop) 쓰는 High Gain 증폭기


왜 2단인가

- 1단(차동 증폭)만으로는 gain 부족 → 출력이 끝까지 도달 못함
- 2단(CS 증폭)이 Gain을 더하고 출력 스윙을 넓힘
- 마지막 인버터 버퍼가 VOUT을 0 / VDD로 정리

고주파 입력 → 이득 ↓ → 출력이 VDD / 0까지 도달하지 못함 → duty 왜곡

그래서 Gain과 Bandwidth를 함께 관리하는 것이 설계의 핵심

기본 Schematic과 소자 번호



Bias
M8 · M9 · M10: diode 연결, 기준 전류 Iref

1st stage
M1 · M2: Input pair
M3 · M4: Current mirror 부하
M5: tail current source

2nd stage
M6: CS 증폭 소자
M7: Current source

Output buffer
M11 · M12: 1번째 인버터
▷○: 2번째 인버터

회로 구조 및 블록별 역할

VINP
VINN

→

1st stage

차동 증폭기

Input pair M1 · M2
전류거울 부하 M3 · M4
Tail 전류원 M5

역할: 입력 차이를 1차 증폭
출력 노드 CS_OUT

→

2nd stage

Common-Source 증폭기

증폭 소자 M6
전류원 부하 M7

역할: 추가 증폭 + 출력 스윙
출력 노드 VOUT

→

Output buffer

인버터 2단 (repeater)


1번째 인버터 M11 · M12
2번째 인버터

역할: 파형을 0 / VDD로 정리
출력 노드 VOUT2

Bias M8 · M9 · M10이 기준 전류 Iref를 만들고 → VBIASN 전압으로 1단 tail(M5)과 2단 부하(M7)에 전류를 복사

※ PMOS input pair 의 경우, NMOS ↔ PMOS 위치만 뒤집은 같은 구조 (소자 번호와 역할은 동일)

Current Mirror



① I_{ref} 만들기 (M8 · M9 · M10)

VDD가 diode 연결된 세 트랜지스터에 나눠 걸리면서 전류가 정해짐. W ↑ / L ↓ 이면 같은 전압에서 전류가 더 잘 흐름 → Iref ↑

② 전류 복사

$I_{tail} = [(W/L)_5 / (W/L)_{10}] \times I_{ref}$

$I_7 = [(W/L)_7 / (W/L)_{10}] \times I_{ref}$


게이트 전압이 같으니 크기(W/L) 비율만큼 전류가 복사됨

③ 설계 의미

Tail 전류 = 1단의 속도 · 이득 · 전력을 정하는 수도꼭지

M5의 W로 직접 조절 가능

gm · ro · C



VDD와 GND는 신호 입장에선 같은 '고정점' → ro4와 ro2는 병렬(∥)로 연결된 것과 같다

gm Transconductance

입력 전압을 전류로 바꾸는 능력

$gm = \Delta I_D / \Delta V_{GS} \approx \sqrt{(2\mu C_{ox}\cdot(W/L)\cdot I_D)} \cdot W/L\uparrow, I\uparrow \rightarrow gm\uparrow$

ro Output Resistance

클수록 전류가 일정 = 이상적인 전류원

$ro = \Delta V_{DS} / \Delta I_D \approx 1 / (\lambda\cdot I_D) \cdot L\uparrow, I\downarrow \rightarrow ro\uparrow$

C Parasitic Capacitance

단자 사이 기생 커패시터 → 충전 시간 = 지연

Cgs, Cgd · 소자(W, L)가 클수록 C↑

$Av1 = gm2 \cdot (ro2 \parallel ro4)$

$fp1 = 1 / [\, 2\pi \cdot (ro2 \parallel ro4) \cdot C1 \,]$

2단(VOUT)도 같은 구조: M6 → gm6 · ro6, M7 → ro7, 노드 용량 C2

Gain과 Pole: 노드마다 R × C

증폭 노드 하나 = R × C 하나 → R이 크면 Gain ↑, 하지만 RC도 커져서 느려진다

1st stage · 노드 CS_OUT

$$Av1 = gm2 \cdot (ro2 \parallel ro4)$$

$$fp1 = 1 / [\, 2\pi \cdot (ro2 \parallel ro4) \cdot C1 \,]$$

$$C1 \approx Cgd2 + Cgd4 + Cgs6 + (1 + |Av2|) \cdot Cgd6$$

Cgd6는 2단 이득만큼 부풀려 보임 (Miller 효과) → 대개 이 노드가 가장 느린 지점 (dominant pole)

2nd stage · 노드 VOUT

$$Av2 = gm6 \cdot (ro6 \parallel ro7)$$

$$fp2 = 1 / [\, 2\pi \cdot (ro6 \parallel ro7) \cdot C2 \,]$$


$$C2 \approx Cgd6 + Cgd7 + C_{in,buffer}$$

$C_{in,buffer}$ = 다음 인버터(M11 · M12)의 게이트 용량 → 버퍼를 키우면 이 노드가 느려짐

전체 Gain Av = $A_v1 \times A_v2$ (dB로는 두 단의 합)

R ↑ → Gain ↑ · BW ↓ / R ↓ → Gain ↓ · BW ↑ — 앞에서 본 trade-off가 생기는 이유

Bode plot과 Gain–Bandwidth trade-off



Gain–Bandwidth Product

$GBW = A_v \times BW \approx fu(\text{Unit-gain freq.})$

소자 크기와 전류로 정해지는 일종의 '예산' → Gain을 더 쓰면 대역폭이 줄어든다

High Frequency comparator의 전략

충분한 Gain 확보 → Gain과 BW의 적절한 trade off
→ 높은 입력 주파수에서도 출력이 0 → VDD를 끝까지 왕복

1st stage 설계 변수

조건: 1단 L = 1 μm 고정 (과제 제약 L ≥ 1 μm) → W와 전류로만 조절

Tail 전류 ↑

M5 W ↑ (또는 Iref ↑)

- ro ≈ 1 / (λ · I) → 작아짐
- gm ∝ √I → 조금만 커짐
- gm · ro ∝ 1/√I → 이득 감소, RC 감소

Gain ↓ | BW ↑ | 전력 ↑

입력쌍 W ↑

M1 · M2

- gm2 = √(2μCox · (W/L) · I) ↑
- Cgd2 ↑ → C1이 조금 늘어남

Gain ↑ | BW 약간 ↓

Current Mirror 부하 W ↑

M3 · M4

- Cgd4 ↑ → C1 ↑
- |VGS3,4| ↓ → CS_OUT DC 레벨 ↑
- → M6(2단) 바이어스까지 바뀜

Gain ≈ 유지 | BW ↓

1단은 L이 길어 ro가 큰 '이득 담당' 단 → 속도가 모자라면 tail 전류부터 조절

2nd stage 설계 변수

조건: 2단 L = 100 nm (짧게 선택) → ro가 작음 = 이득은 작고 빠른 단

M6 W ↑

2단 증폭 소자

- gm6 ↑ → Av2 ↑
- Cgs6 · Cgd6 ↑ → 1단 노드 C1 ↑
- Cgd6는 Miller로 더 크게 보임

Gain ↑ BW ↓

M7 W ↑

2단 전류원 부하

- I7 ↑ → ro6 // ro7 ↓
- 출력을 끌어내리는 힘 ↑

Gain ↓ BW ↑ 전력 ↑

버퍼 첫 인버터 ↑

M11 · M12

- 게이트 용량 ↑ → C2 ↑
- 대신 다음 인버터를 더 세게 구동

VOUT 노드 BW ↓ 출력 구동력 ↑

DC 균형 조건 $(W/L)_6 / (W/L)_4 = 2 \cdot (W/L)_7 / (W/L)_5$

입력이 같을 때 M6 전류 = M7 전류 → 출력이 정확히 교차점에서 뒤집힘 → duty ≈ 50 % (어긋나면 offset → duty 틀어짐)

설계 변수 한눈에 보기

설계 변수	Gain	BW (속도)	전력	메모
Tail 전류 (M5) ↑	↓ 감소	↑ 증가	↑ 증가	1단 속도를 올리는 가장 직접적인 변수
입력쌍 M1 · M2 W ↑	↑ 증가	약간 ↓	—	gm2 증가
부하 M3 · M4 W ↑	≈ 유지	↓ 감소	—	CS_OUT DC ↑ → M6 바이어스 변화
M6 W ↑	↑ 증가	↓ 감소	—	Miller로 1단 노드가 느려짐 · M7과 균형
M7 W ↑	↓ 감소	↑ 증가	↑ 증가	균형 조건 $(W/L)_6/(W/L)_4 = 2(W/L)_7/(W/L)_5$
2단 L ↓	↓ 감소	↑ 증가	—	우리 설계: 2단 L = 100 nm


전략: Gain은 스펙을 넘길 만큼만 → 남는 GBW는 BW로

→ 높은 입력 주파수에서도 출력이 끝까지 스윙해 duty 유지

Four Design cases

90nm NMOS Input Pair

90nm NMOS Input Pair



Topology Reference

Supply

VDD = 1.2 V, VSS = 0 V


Input Pair

NMOS differential pair

설계 확인 항목


입력 headroom, 1st-stage gain, driver duty

90nm NMOS Input Pair




90nm NMOS Input Pair - Simulation result

NN(27°C)



DC Operating Point




Circuit condition(saturation)


22	dutyCycle(v("/VOUT" ?result "tran") ?mode "a...	48.7905
23	gain	46.9672
24	3dbfreq	33.708M
25	unitgainfreq	4.99582G
26	gainbandwidthprod	7.53552G
27	averagei	107.123u

simulation measurement

90nm NMOS Input Pair - Swing Range

NN(27°C)







Sweep range 3.2G ~ 3.225G / Step 0.005G - Swing Range 만족하는 F_{MAX} = 3.225G

90nm NMOS Input Pair - Duty Cycle

NN(27°C)





Sweep range 500M ~ 2.5G / linear 20 step, 2.75G ~ 2.85G / Step 0.005G - Duty Cycle 만족하는 F_{MAX} = 2.785G


90nm NMOS Results

Metric	SS (85°C)	NN (27°C)	FF(-25°C)
Gain (dB)	48.95	46.79	45.03
f3dB (MHz)	13.859	33.708	76.226
Unity-gain f (GHz)	2.540	4.996	9.732
GBP (GHz)	3.893	7.536	13.634
Average current (μA)	63.45	107.12	176.93
fmax 기록값 (GHz)	1.245	2.785	7.085
Duty cycle (%)	50.55	45.89	43.40

F_{max}는 Swing Range, Duty Cycle 전부 만족하는 경우에서의 최대값

90nm PMOS Input Pair

90nm PMOS Input Pair



Topology Reference

Supply

VDD = 1.2 V, VSS = 0 V


Input Pair

PMOS differential pair

설계 확인 항목


Input bias, driver ratio, Duty 하한 여유

90nm PMOS Input Pair




90nm PMOS Input Pair - Simulation result

NN(27°C)



DC Operating Point




Circuit condition(saturation)


5	dutyCycle	51.9364
6	Gain	40.8769
7	3dbfreq	72.846...
8	UnitGainFreq	3.3789...
9	GainBandwidthprod	8.0776...
10	Average_i	44.9674u

simulation measurement

90nm PMOS Input Pair - Swing Range

NN(27°C)







Sweep range 3.35G ~ 3.45G / Step 0.005G - Swing Range 만족하는 F_{MAX} = 3.445G

90nm PMOS Input Pair - Duty Cycle

NN(27°C)





Sweep range 500M ~ 3.5G / linear 20 step, 3.35G ~ 3.45G / Step 0.005G - Duty Cycle 만족하는 F_{MAX} = 3.92G


90nm PMOS Results

Metric	SS (85°C)	NN (27°C)	FF(-25°C)
Gain (dB)	40.1532	40.8769	40.2920
f3dB (MHz)	43.8696	72.8466	133.303
Unity-gain f (GHz)	2.01949	3.37895	5.43588
GBP (GHz)	4.47564	8.07766	13.8189
Average current (μA)	31.5189	45.1295	63.0605
fmax 기록값 (GHz)	2.535	3.445	4.455
Duty cycle (%)	56.423	51.9407	49.97301

F_{max}는 Swing Range, Duty Cycle 전부 만족하는 경우에서의 최대값

180nm NMOS Input Pair

180nm NMOS Input Pair



Topology Reference

Supply

VDD = 2.0 V, VSS = 0 V


Input Pair

NMOS differential pair

설계 확인 항목

FF Gain 여유, Duty 경계, driver sizing


180nm NMOS Input Pair




- VDD = 2V VSS = 0V
- VINP : DC Voltage = 1.5V AC Magnitude = 1V Amplitude = 200mV Frequency = freq
- VINN : DC Voltage = 1.5V

180nm NMOS Input Pair - Simulation result

NN(27°C)



DC Operating Point




Circuit condition(saturation)

1	Gain_ymax(dB20(v("/VOUT" ?result "ac")))	51.0161
2	3dB Bandwidth_bandwidth(v("/VOUT" ?result "ac") 3 "low")	34.8827M
3	unityGainFreq(v("/VOUT" ?result "ac"))	2.63703G
4	gainBwProd(v("/VOUT" ?result "ac"))	12.4292G
5	(- average(i("/V0/PLUS" ?result "tran")))	216.247u
6	dutyCycle(v("/VOUT2" ?result "tran") ?mode "auto" ?xName "time" ?outputTy...	46.1444


simulation measurement

NN Gain Simulation

NN(27°C)



CS_OUT Gain





V_{OUT} Gain

- V_{OUT} Gain Simulation (500 MHz)
- V_{OUT} Gain: 51.01 dB
- Target Gain: Above 40 dB (Satisfied)

NN V_{OUT2} Swing Simulation

NN(27°C)







Sweep range 900G ~ 1.10 / Step 0.1G - Swing Range 만족하는 F_{MAX} = 1.1G

Duty cycle Simulation

NN(27°C)





Sweep range 1G ~ 1.1G / linear 10M step - Duty Cycle 만족하는 F_{MAX} = 1.02G


180nm NMOS Results

Metric	SS (85°C)	NN (27°C)	FF(-25°C)
Gain (dB)	43.58	51.02	56.97
f3dB (MHz)	62.900	34.880	22.390
Unity-gain f (GHz)	2.360	2.630	2.940
GBP (GHz)	9.519	12.429	15.840
Average current (μA)	240.50	216.20	192.90
fmax 기록값 (GHz)	1.340	1.030	0.749
Duty cycle (%)	43.11	46.14	50.71

F_{max}는 Swing Range, Duty Cycle 전부 만족하는 경우에서의 최대값

180nm PMOS Input Pair

180nm PMOS Input Pair



Topology Reference

Supply

VDD = 2.0 V, VSS = 0 V


Input Pair

PMOS differential pair

설계 확인 항목

FF Gain 여유, Duty 경계, driver sizing


180nm PMOS Input Pair




- VDD = 2V VSS = 0V
- VINP : DC Voltage = 500mV AC Magnitude = 1V Amplitude = 200mV Frequency = freq
- VINN : DC Voltage = 500mV

180nm PMOS Input Pair - Simulation result

NN(27°C)



DC Operating Point




Circuit condition(saturation)

9	ymax(dB20(v("/VOUT" ?result "ac")))	51.385
10	bandwidth(v("/VOUT" ?result "ac") 3 "low")	33.4191M
11	unityGainFreq(v("/VOUT" ?result "ac"))	1.80066G
12	gainBwProd(v("/VOUT" ?result "ac"))	12.4249G
13	average(i("/V1/PLUS" ?result "tran"))	226.686u
14	dutyCycle(v("/VOUT2" ?result "tran") ?mode "auto"...	54.0251


simulation measurement

NN Gain Simulation

NN(27°C)



CS_OUT Gain





V_{OUT} Gain

- V_{OUT} Gain Simulation (500 MHz)
- V_{OUT} Gain: 51.22 dB
- Target Gain: Above 40 dB (Satisfied)

NN V_{OUT2} Swing Simulation

NN(27°C)







Sweep range 1G ~ 1.04G / Step 0.01G - Swing Range 만족하는 F_{MAX} = 1.04G

Duty cycle Simulation

NN(27°C)





Sweep range 900M ~ 1G / linear 10M step - Duty Cycle 만족하는 F_{MAX} = 0.95G

180nm PMOS Results

Metric	SS (85°C)	NN (27°C)	FF(-25°C)
Gain (dB)	55.3449	51.385	40.1667
f3dB (MHz)	18.149	33.4191	65.8783
Unity-gain f (GHz)	1.20813	1.80066	2.38706
GBP (GHz)	10.6449	12.4249	6.73153
Average current (μA)	178,099	226.686	318.897
fmax 기록값 (GHz)	0.59G	0.95G	1.13G
Duty cycle (%)	41.1878	54.0251	59.4633


F_{max}는 Swing Range, Duty Cycle 전부 만족하는 경우에서의 최대값

Calculation
&
Simulation

1 Gain 계산

DC Operating Point와 소신호 모델을 이용하여
2단의 이득과 전체 이득을 계산한다.

1.1 회로 및 DC Operating Point (2단)



2단 소자 (DC Operating Point)	
항목	값
$g_{m,PM2}$	388.368 μS
$r_{o,PM2}$	24.9823 kΩ
$r_{o,NM5}$	14.1441 kΩ

1.2 2단 출력 임피던스 (R_{out2})

$$R_{out2} = r_{o,PM2} \parallel r_{o,NM5} = \frac{24.9823 \times 14.1441}{24.9823 + 14.1441}$$

$$R_{out2} = 9.03\ \text{kΩ}$$

1.3 2단 전압 이득 (A_{v2})

$$A_{v2} = -g_{m,PM2} \times R_{out2} = -(388.368\ \mu S)(9.03\ \text{kΩ})$$

$$A_{v2} = -3.51\ \text{V/V}$$

$$G_{v2} = 20\log_{10}|A_{v2}| = 20\log_{10} 3.51$$

$$G_{v2} = 10.90\ \text{dB}$$

1.4 전체 전압 이득 (VOUT Gain)

$$G_{total} = G_{CS_OUT} + G_{v2} = 35.0277 + 10.90$$

$$G_{total} = 45.93\ \text{dB}$$

항목	계산값	시뮬레이션 값	차이
CS_OUT Gain	35.03 dB	35.03 dB	–
2단 Gain	10.90 dB	11.94 dB	약 1.04 dB
VOUT Total Gain	**45.93 dB**	**46.9672 dB**	**약 1.04 dB**

2 GBW 계산

시뮬레이션에서 측정한 DC Gain과 −3 dB Bandwidth를
이용하여 Gain Bandwidth Product를 계산한다.

2.1 시뮬레이션 측정값 (VOUT)

항목	값
DC Gain (VOUT)	46.9672 dB
−3 dB Frequency (f_{3dB})	33.708 MHz
GBW (시뮬레이션)	7.53552 GHz

2.2 DC Gain을 선형 이득으로 변환

$$A_0 = 10^{GdB/20} = 10^{46.9672/20}$$

$$A_0 = 223.04\ \text{V/V}$$

2.3 GBW 계산


$$GBW = A_0 \times f_{3dB} = 223.04 \times 33.708\ \text{MHz}$$

$$GBW = 7.52\ \text{GHz}$$

2.4 결과 비교

항목	계산값	시뮬레이션 값	오차
GBW	7.52 GHz	7.53552 GHz	약 0.23 %

2.5 VOUT AC Gain (GBW 확인)



3 UGF 계산

2-Pole 모델을 이용하여 Unity Gain Frequency를 계산한다.
첫 번째 Pole은 전체 응답의 −3 dB 주파수, 두 번째 Pole은
2단 전달함수(VOUT/CS_OUT)의 −3 dB 주파수를 사용한다.

3.1 Pole Frequency 측정 결과

항목	주파수
CS_OUT −3 dB Frequency (f_{p1})	33.7193 MHz
VOUT −3 dB Frequency	33.708 MHz
VOUT / CS_OUT −3 dB Frequency (f_{p2})	4.3186 GHz

3.2 2-Pole 전달함수

$$A(s) = \frac{A_0}{(1 + s/\omega_{p1})(1 + s/\omega_{p2})}$$

3.3 UGF 계산식

Unity Gain Frequency에서 $|A(f)| = 1$ 이므로

$$\left(1 + \left(\frac{f_{UGF}}{f_{p1}}\right)^2\right)\left(1 + \left(\frac{f_{UGF}}{f_{p2}}\right)^2\right) = A_0^2$$

3.4 값 대입 및 계산

$A_0 = 223.04$, $f_{p1} = 33.7193$ MHz, $f_{p2} = 4.3186$ GHz

$$\left(1 + \left(\frac{f}{0.0337193}\right)^2\right)\left(1 + \left(\frac{f}{4.3186}\right)^2\right) = 223.04^2$$


(주파수 단위 : GHz)

$$f_{UGF,calc} \approx 4.95\ \text{GHz}$$


3.5 결과 비교

항목	계산값	시뮬레이션 값	오차
UGF	4.95 GHz	4.99582 GHz	약 1.0 %

3.6 VOUT AC Gain (UGF 확인)



Hand Calculation vs. Simulation - Gain



23	VOUT gain	46.9672
24	CS_OUT gain	35.0277

$$g_{m,PM2} = 388.368\ \mu S$$

$$A_{v2} = -(388.368\ \mu S)(9.03\ k\Omega)$$


$$\boxed{A_{v2} \approx -3.51\ V/V}$$

$$G_{v2} = 20\log_{10}|A_{v2}|$$

$$G_{v2} = 20\log_{10}(3.51)$$

$$\boxed{G_{v2} \approx 10.90\ dB}$$

Hand Calculation vs. Simulation - GBW



$$A_0 = 10^{\frac{Gain(dB)}{20}}$$

$$A_0 = 10^{\frac{46.9672}{20}}$$

$$\boxed{A_0 \approx 223.04\ \text{V/V}}$$

$$GBW = A_0 \times f_{3dB}$$

$$= 223.04 \times 33.708\ \text{MHz}$$

$$\boxed{GBW_{\text{calc}} \approx 7.52\ \text{GHz}}$$

$$Error = \frac{|7.52 - 7.53552|}{7.53552} \times 100$$

$$\boxed{Error \approx 0.21\%}$$

Hand Calculation vs. Simulation - UGF



VOUT 3db freq	33.708M
CS_OUT 3db freq	33.7193M

Dominant Pole (Pole 1)

1. CS_OUT과 VOUT의 −3 dB Frequency가 거의 동일하므로, Dominant Pole에 의한 것으로 해석. 첫번째 pole을 약 33.7193 MHz로 근사하였다.

2. 두 번째 Pole은 2단 Common-Source 증폭기의 전달함수인 VOUT / CS_OUT의 −3 dB Frequency를 이용하여 4.3186 GHz로 근사하였다.

1st Pole: fp1 ≈ 33.7193 MHz
2nd Pole: fp2 ≈ 4.3186 GHz

$$\left(1+\left(\frac{f_{UGF}}{f_{p1}}\right)^2\right)\left(1+\left(\frac{f_{UGF}}{f_{p2}}\right)^2\right)=A_0^2$$

2 - pole 모델 식에 앞서 구한 Gain, Pole 값을 활용

$$\left(1+\left(\frac{f}{0.0337193}\right)^2\right)\left(1+\left(\frac{f}{4.3186}\right)^2\right)=223.04^2$$

$$f_{UGF,\text{sim}} = 4.99582\ \text{GHz}$$

$$\text{Error} = \frac{|4.95 - 4.99582|}{4.99582} \times 100$$

$$\boxed{\text{Error} \approx 0.92\%}$$

Hand Calc vs Simulation

90nm NMOS	Hand Calc	Simulation	Error
Total Gain (dB)	45.93	46.9672	1.04 dB (2.21 %)
GBW (GHz)	7.52	7.53552	0.21 %
Unity-gain f (GHz)	4.95	4.99582	0.92 %

90nm PMOS	Hand Calc	Simulation	Error
Total Gain (dB)	40.92	40.88	0.045 dB (0.52 %)
GBW (GHz)	8.059	8.078	0.24 %
Unity-gain f (GHz)	3.217	3.379	4.78 %

Hand Calc vs Simulation

180nm NMOS	Hand Calc	Simulation	Error
Total Gain (dB)	51.06	51.0161	0.0439 dB (0.086%)
GBW (GHz)	12.400	12.429	0.235%
Unity-gain f (GHz)	3.057	2.630	16.24%

180nm PMOS	Hand Calc	Simulation	Error
Total Gain (dB)	51.3927	51.385	0.0077 dB (0.015%)
GBW (GHz)	12.394	12.4249	0.25%
Unity-gain f (GHz)	1.69982	1.80066	5.6%

Junction Capacitance C_{jd}

정의

Drain–Body pn 접합의 공핍층(depletion) 커패시턴스
NMOS: n^+ drain / p-sub, PMOS: p^+ drain / n-well
정상 동작 시 항상 역바이어스 → 공핍층 양단 전하가 커패시터로 동작

$$C_{jd} = Cj \cdot AD / (1 + V_R/\varphi_b)^{mj} + C_{jsw} \cdot PD / (1 + V_R/\varphi_{bsw})^{mjsw}$$

특징

AD, PD (drain 면적·둘레, 레이아웃) ↑ → C_{jd} ↑
도핑 농도 ↑ ($C_{j0} \propto \sqrt{N}$) → C_{jd} ↑
역바이어스 V_R ↑ → 공핍층 확장 → C_{jd} ↓
Drain이 연결된 노드에만 추가됨



Device	W	Drain 노드	VR	Cjd
PM3	500 n	CS_OUT	0.77 V	294.85 aF
NM3	700 n	CS_OUT	0.43 V	215.49 aF
NM4	120 n	VOUT	0.61 V	101.11 aF
PM4	350 n	VOUT	0.59 V	113.93 aF

V_R : drain–body 역바이어스 (PMOS는 VDD − VD, NMOS는 VD)
AD, PD : drain 확산 영역의 면적 · 둘레 (레이아웃이 결정)
C_j, C_{jsw} : 단위 면적 · 단위 둘레당 접합 커패시턴스 (sw: sidewall, 측벽)
φ_b, φ_{bsw} : 바닥면 · 측벽 접합의 built-in potential
mj, mjsw : grading 계수, 도핑 경계 형태 반영

Step 1 · Cgs, Cgd Only

각 노드를 R 하나 + C 하나로 근사 → fp = 1 / (2π·R·C).
R은 DC OP의 ro, C는 노드에 연결된 Cgs, Cgd만 합산 (|Av2| = 3.527, 절댓값 사용)

CS_OUT 노드 (fp1)	Value
Cgs,NM4	150.81 aF
Cgd,NM4 × (1+|Av2|) [Miller]	163.54 aF
Cgd,PM3	633.22 aF
Cgd,NM3	377.52 aF
C_1 (Total)	**1.325 fF**
Rout1 = ro,PM3 ∥ ro,NM3	883.6 kΩ
fp1	**135.9 MHz**

VOUT 노드 (fp2)	Value
Cgd,NM4 × (1+1/|Av2|) [Miller]	46.37 aF
Cgd,PM4	151.42 aF
C_2 (Total)	**0.198 fF**
Rout2 = ro,NM4 ∥ ro,PM4	41.42 kΩ
fp2	**19.4 GHz**

Sim 대비: fp1 73.31 MHz → **+85.4 %** | fp2 1.391 GHz → **약 14배** → 노드 C가 크게 부족 (특히 VOUT)

Step 2 · Inverter Load (Miller Effect)

VOUT 뒤 테스트벤치 인버터가 Vin ≈ 609 mV, Vout ≈ 534 mV로 바이어스 → **증폭 영역**
인버터 Cgd 양단이 반대로 흔들려 Miller 효과로 (1+|Ainv|)배 크게 보임

Inverter	gm	ro	Cgs	Cgd
PMOS	135.93 µS	59.37 kΩ	468.98 aF	151.28 aF
NMOS	97.30 µS	51.99 kΩ	152.75 aF	36.73 aF

fp2 변화

19.4 GHz → **1.73 GHz**

Sim 1.391 GHz 대비 +24.3 %

fp1은 변화 없음 (135.9 MHz) — 인버터는 VOUT에만 연결

① 인버터 이득

$|A_{inv}| = (g_{m,p}+g_{m,n})(r_{o,p} \parallel r_{o,n}) = 233.2\ \mu S \times 27.72\ k\Omega = 6.46$

② 인버터 입력 C

$C_{inv} = (C_{gs,p}+C_{gs,n}) + (C_{gd,p}+C_{gd,n})(1+|A_{inv}|)$
$= 621.7\ aF + 1403.4\ aF = 2.025\ fF$

③ VOUT 노드 C

$C_2 = 0.198\ fF + 2.025\ fF = 2.223\ fF$

④ Pole

$f_{p2} = 1 / (2\pi \cdot 41.42\ k\Omega \cdot 2.223\ fF) = 1.73\ GHz$

Step 3 · Adding C_{jd}

Drain이 연결된 노드에 Cjd 추가 → CS_OUT ← PM3, NM3 / VOUT ← NM4, PM4 (Step 2 결과에 누적)

CS_OUT 노드 (fp1)	Value
C_1 (Step 2)	1.325 fF
+ Cjd,PM3	294.85 aF
+ Cjd,NM3	215.49 aF
C_1 (Total)	**1.835 fF**
Rout1	883.6 kΩ
fp1	**98.1 MHz**

VOUT 노드 (fp2)	Value
C_2 (Step 2)	2.223 fF
+ Cjd,NM4	101.11 aF
+ Cjd,PM4	113.93 aF
C_2 (Total)	**2.438 fF**
Rout2	41.42 kΩ
fp2	**1.58 GHz**

fp1: 135.9 → 98.1 MHz (**+33.9 %**) | fp2: 1.73 → 1.58 GHz (**+13.3 %**)

Cjd 비중: CS_OUT 노드 C의 28 %, VOUT 노드 C의 9 % → fp1 개선 효과가 더 큼

Pole Hand Calc Summary

Step	고려한 C	fp1 (C_1)	Error	fp2 (C_2)	Error
Step 1	Cgs, Cgd	135.9 MHz (1.325 fF)	+85.4 %	19.4 GHz (0.198 fF)	+1297 %
Step 2	+ Inverter load (Miller)	135.9 MHz (1.325 fF)	+85.4 %	1.73 GHz (2.223 fF)	+24.3 %
Step 3	+ Cjd	98.1 MHz (1.835 fF)	+33.9 %	1.58 GHz (2.438 fF)	+13.3 %
Simulation	—	**73.31 MHz**	—	**1.391 GHz**	—

Rout1 = 883.6 kΩ, Rout2 = 41.42 kΩ (모든 Step 동일)

fp2 인버터 Miller 부하가 VOUT 노드 C의 83 %를 차지 → Step 2에서 오차 약 14배 → +24 %로 급감

fp1 Cjd가 CS_OUT 노드 C의 28 % → Step 3에서 +85 % → +34 %로 개선

잔여 오차 Cgs·Cgd·Cjd 외 내부 커패시턴스 미반영 → 손계산 pole이 시뮬보다 높게 나옴

Conclusion

Conclusion

•90nm PMOS

Metric	SS	NN	FF
Gain (dB)	40.1532	40.8769	40.2920
f3dB (MHz)	43.8696	72.8466	133.303
Unity-gain f (GHz)	2.01949	3.37895	5.43588
GBP (GHz)	1.47564	3.07766	13.8189
Average current (μA)	31.5189	45.1295	63.0605
fmax 기록값 (GHz)	2.535	3.445	4.455
Duty cycle (%)	56.423	51.9407	49.9736

•180nm NMOS


Metric	SS	NN	FF
Gain (dB)	43.58	51.02	56.97
f3dB (MHz)	62.900	34.880	22.390
Unity-gain f (GHz)	2.360	2.630	2.940
GBP (GHz)	0.519	12.429	15.840
Average current (μA)	240.50	216.20	192.90
fmax 기록값 (GHz)	1.340	1.030	0.749
Duty cycle (%)	43.11	46.14	50.71

•180nm PMOS

Metric	SS	NN	FF
Gain (dB)	55.3449	51.385	40.1667
f3dB (MHz)	18.149	33.4191	65.8783
Unity-gain f (GHz)	1.20813	1.80066	2.38706
GBP (GHz)	10.6449	12.4249	6.73153
Average current (μA)	178,099	226.686	318.897
fmax 기록값 (GHz)	0.59G	0.95G	1.13G
Duty cycle (%)	41.1878	54.0251	59.4633

- PMOS Input pair가 NMOS Input pair보다 drive TR의 Cgs가 크기 때문에 f_u가 증가
- 공정이 Scale Down될수록 C_L이 증가해 Max Operating Frequency가 증가
- Corner가 SS → NN → FF로 변화 할수록 gm이 증가해 f_u가 증가

Conclusion




•180nm NMOS

Metric	SS	NN	FF
Gain (dB)	43.58	51.02	56.97
f3dB (MHz)	~~62.000~~	~~34.880~~	~~22.300~~
Unity-gain f (GHz)	2.360	2.630	2.940
GBP (GHz)	9.519	12.429	15.840
Average current (μA)	240.50	216.20	192.90
fmax 기록값 (GHz)	1.340	1.030	0.749
Duty cycle (%)	43.11	46.14	50.71

Gain: 입력쌍 gm·ro의 영향

큰 W/L의 Input Pair는 gm을 증가시켜 1st-stage Gain을 높이는 동시에 C_{gs}, C_{gd} 등의 기생 capacitance를 증가시킨다.
이 capacitance가 CS_OUT에 영향을 주면서 1st-stage pole의 주파수가 낮아지고 dominant pole 특성이 강화된다.
따라서 전체 Gain이 SS에서 FF로 갈 때 증가하는 경향을 보인다.

Conclusion



•180nm NMOS

Metric	SS	NN	FF
Gain (dB)	43.58	51.02	56.97
f3dB (MHz)	62.900	34.880	22.390
Unity-gain f (GHz)	2.360	2.630	2.940
GBP (GHz)	9.519	12.429	15.840
Average current (μA)	240.50	216.20	192.90
fmax 기록값 (GHz)	1.340	1.030	0.749
Duty cycle (%)	43.11	46.14	50.71

Current: bias·headroom 변화

M8–M10에서 생성된 VBIASN이 M5와 M7의 동작점을 결정하며,
Corner에 따른 bias voltage와 saturation headroom 변화가 각 branch의 전류를 변화시킨다.
이에 따라 SS → FF에서 평균 전류가 감소하는 경향을 보였다.